

특1999-0049196

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)(5) Int. Cl.[®]
B02F 1/16(11) 공개번호 특1999-0049196
(43) 공개일자 1999년 07월 05일

(21) 출원번호 10-1397-0058052
 (22) 출원일자 1997년 12월 12일
 (71) 출원인 엘지전자 주식회사 구자홍
 서울특별시 영등포구 여의도동 20번지
 (72) 발명자 서현식
 경기도 군포시 산본동 1035-5
 (74) 대리인 양준석

설명구 : 있음**(54) 역정표시장치 제조방법****요약**

본 발명은 역정표시장치 제조방법에 관한 것으로 특히, 스태거형(stagger type)의 박막트랜지스터를 구비하는 역정표시장치에 있어서, 오믹론박층을 분리하기 위한 건식식각을 플라즈마에 의하여 금속파티의 손상을 방지하기 위하여, 절연기판에 주사선, 게이트전극, 페드를 형성하는 공정과, 주사선, 게이트전극과 페드를 묻는 제 1 절연막을 형성하는 공정과, 제 1 절연막 상에 게이트전극에 중첩하는 활성층/오믹론박층을 형성하는 공정과, 제 1 절연막을 패턴식각하여 페드의 일부를 노출시키는 공정과, 노출된 페드를 프로토하는 기판의 전면을 덮는 도전층을 형성하는 공정과, 도전층 상에 소정의 형상을 가지는 강광막파티를 형성하는 공정과, 강광막파티를 마스크로 도전층을 씌워하여 오믹론박층에 연결되는 선호선 및 소오스전극, 소오스전극에 분리되는 드레이인전극, 페드를 덮는 보조 페드를 형성하는 공정과, 상기 강광막파티를 마스크로 오믹론박층의 노출된 부분을 씌워하는 공정과, 강광막파티를 제거하는 공정과, 강광막파티의 제거되어 노출된 기판의 전면을 덮는 제 2 절연막을 형성한 후, 제 2 절연막을 패턴식각하여 드레이인전극의 일부를 노출시키는 공정과, 드레이인전극에 연결되는 화소전극과 보조 페드를 덮는 연결배선을 형성하는 공정을 포함하여, 플라즈마에 노출됨으로써 아기되는 페드의 손상을 방지할 수 있다.

도면**도 1****설명**

도 1은 일반적인 역정표시장치의 명연도.

도 2는 종래의 기술에 의한 역정표시장치의 제조공정도.

도 3은 본 발명에 따른 역정표시장치의 제조공정도.

도 1의 설명**발명의 목적****본 발명에 속하는 기술분야 및 그 분야의 종래기술**

본 발명은 역정표시장치 제조방법에 관한 것으로 특히, 스태거형(stagger type)의 박막트랜지스터를 구비하는 역정표시장치에 있어서, 오믹론박층을 분리하기 위한 건식식각을 플라즈마에 의하여 금속파티의 손상을 방지할 수 있도록 하기 위한 역정표시장치 제조방법에 관한 것이다.

건식식각(dry etch)은 전기화 가스, RF power의 세가지 조건하에서 형성되는 가스 플라즈마(plasma)로부터 만들어진 전자나 리디칼(radical)과 같은 반응성 물질과 기판에 중첩된 물질이 반응하여 화학성 물질로 변하는 현상을 이용하는 식각기술이다. 건식식각은 습식식각에 비하여 반응속도가 빠르고 미세 형상을 식각할 수 있다. 전기 조건을 요구하기 때문에 전기체임버에서 작업이 진행된다.

도 1은 일반적인 역정표시장치의 명연도로, 하나의 화소와 하나의 게이트 페드부를 도시한 것이다.

주사선(12a)과 선호선(11L)이 교차하는 교차부에는 박막트랜지스터가 형성되어 있다. 박막트랜지스터는 선호선(11L)에서 뚫출된 소오스전극(11S)과, 주사선(12a)에서 뚫출된 게이트전극(12b)과, 소오스전극(11S)에 격리되어 위치한 드레이인전극(11D)과, 이들 전극에 중첩된 활성층(13)을 구비하고 있다. 그리고

드레이전극(110)에는 화소전극(15)이 연결되어 있다.

주사선(12)의 일단에는 외부의 구동회로(도시하지 않음)의 구동신호를 주사선(12)에 전달하는 주사선 페드부가 연결되어 있다. 주사선 페드부는 주사선(12)에 일단에 연결되는 주사선 페드(12P)와, 주사선 페드(12P)와 외부의 구동회로를 연결하는 연결배선(15P)을 구비하고 있다. 도면에서는 주사선 페드부만 도시하였지만, 신호선의 일단에도 주사선 페드부와 같은 방법으로 신호선 페드부를 형성할 수 있다. 디설명 도면 부호 11P는 주사선 페드(12P)를 갖고 있는 보조 페드(11P)를 나타낸다.

도 2b부터 도 2e는 종래의 기술에 의한 액정표시장치의 제조공정 단면도로, 도 1b에서의 1-1 절단선과 1-11 절단선을 따라 각각 나온 것이다. 소나 가령 빌락트린지스터를 구비하고 있으며, 저저항 배선과 힐락 반지를 위하여 주사선 및 게이트전극을 A1T~A1의 미중층으로 형성한 액정표시장치를 예를 들어 설명한다.

도 2a를 참조하면, 절연기판(20)에 스파터링 등의 기술에 의하여 A1T과 A1층을 연속적으로 증착한다. 이어서, A1층과 A1T층을 연속적으로 식각하여 게이트전극(210)(220)과, 주사선(도시하지 않음)과, 주사선 페드(21P)(22P)를 형성한다. 게이트전극과 주사선과 주사선 페드는 A1층×A1T층의 미중층의 구조를 가진다.

도 2b를 참조하면, 노출된 기판 전면에 PEVD등의 기술에 의하여 제 1 절연막(23), 비정질 실리콘 박막과 고농도 n형 불순을 비정질 실리콘 박막(고농도 n형 불순으로 도핑된 비정질 실리콘 박막)을 연속적으로 증착한다. 이어서, 도핑된 n형 불순을 비정질 실리콘 박막을 패턴식각하여 화소부의 오미콘택층(25)을 형성하고, 이 오미콘택층(25)을 마스크로 그 하단에 있는 비정질 실리콘 박막을 식각하여 팔성층(24)을 형성한다. 이 때, 도핑된 n형 불순을 비정질 실리콘 박막과 비정질 실리콘 박막의 식각은 SF₆+O₂+HCl등과 같은 혼합가스 혹은, O₂, O₃, He, HC₆ 등에서 그 일부를 혼합하여 마련된 혼합가스에 의하여 건식식각 방법으로 진행할 수 있다.

도 2c를 참조하면, 페드부의 주사선 페드(21P)(22P)를 갖고 있는 제 1 절연막(23)을 패턴식각하여 주사선 페드의 시층(22P)의 일부를 노출시키는 혼백홀을 형성한다. 이 때, 제 1 절연막(23)의 식각은 SF₆+O₂+He 혹은, CF₄+O₂ 등과 같은 식각가스에 의하여 건식식각 방법으로 진행할 수 있다.

도 2d를 참조하면, 기판의 노출된 전면에 Cr층 혹은, Mo층과 같은 도전층을 증착한 후, 도전층을 패턴식각하여 신호선(26), 소오스전극(28), 드레이전극(260)을 형성하고, 노출된 주사선 페드의 A1층(22P)을 갖는 보조 페드(26P)를 형성한다.

도 2e를 참조하면, 소오스전극(26S)과 드레이전극(260)을 마스크로 그 하단에 있는 오미콘택층(25)의 노출된 부분을 건식식각에 의하여 제거하여 오미콘택층(25)을 분리한다. 오미콘택층(25)은 도핑된 n형 불순을 비정질 실리콘으로 형성된 것으로, 오미콘택층(25)에 진열되는 식각작업은 SF₆+Ar+He등과 같은 식각가스가 사용된다.

도 2f를 참조하면, 기판의 노출된 전면에 제 2 절연막(27)을 증착하고, 제 2 절연막(27)을 패턴식각하여 드레이전극(260)과 보조 페드(26P)의 일부를 노출시키는 혼백홀을 각각 형성한다. 이어서, 노출된 기판의 전면에 투명도전층을 증착하고, 투명도전층을 패턴식각하여 드레이전극(260)에 연결되는 화소전극(28)과 보조 페드(26P)에 연결되는 연결배선(28P)을 형성한다.

종래의 기술에서는 오미콘택층을 분리하기 위한 식각작업(도 2e 참조)이 SF₆+Ar+He등의 혼합가스를 사용하는 건식식각 방법에 의하여 진행된다. 즉, SF₆+O₂+HC₆ 등이 혈경하는 플라즈마가 기판의 노출된 전면을 향하여 가속되어 충돌하고, 오미콘택층의 노출된 부분이 플라즈마와 충돌하게 반응하여 희발성 물질로 변화됨으로써 제거되는 과정으로 식각작업이 진행된다. 그러나다, 디 과정에서 주사선 페드의 시층에서 힐락(hill lock)이 발생하였다. 즉, 보조 페드에 노출한 주사선 페드의 시층이 건식식각에 사용되는 플라즈마에 노출되어 손상을 입은 것이다. 반면에, 화소부의 게이트전극과 주사선에는 알미늄 힐락이 발생하지 않았다. 이는 도면을 보면 알 수 있듯이, 제 1 절연막이 게이트전극과 주사선을 건식식각을 플라즈마로부터 블로킹하고 있기 때문이다. 따라서, 디 과정에서 아기되는 알미늄층의 힐락은 기판의 열작용에 의하여 발생하는 것이 아니라 플라즈마가 주는 데미지(damage)에 의하여 국부적으로 일어나는 현상임을 알 수 있다. 이러한 주사선 페드의 알미늄층에서 생성되는 힐락은 연결배선을 형성하기 위한 투명도전층을 500~1000Å정도 두껍게 증착하여도 투명도전층이 힐락을 우연히 닿지 못함으로써, 투명도전층을 패턴식각하고 스트립(strip) 공정을 하는 동안에 주사선 페드가 단전되는 현상이 발생한다.

보정이 이루어지고 있는 기술적 특징

본 발명은 알미늄층의 상부에 플라즈마를 블로킹하는 블로킹막을 형성한으로써, 알미늄층이 플라즈마에 노출되어 손상받는 것을 방지하는 액정표시장치의 제조방법을 제공하려 하는 것이다.

본 발명은 오미콘택층을 분리하기 위하여 사용되는 건식식각용 플라즈마에 페드의 시층이 노출되어 손상되는 것을 방지하기 위하여, 미전의 공정 중에 사용한 감광막 페트를 제거하지 않고 블로킹막으로 사용하는 액정표시장치의 제조방법을 제공한다.

본 발명은 절연기판에 주사선, 게이트전극, 페드를 형성하는 공정과, 상기 주사선, 게이트전극과 페드를 갖는 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막 상에 상기 게이트전극에 풍선하는 팔선을/오미콘택층을 형성하는 공정과, 상기 제 1 절연막을 패턴식각하여 상기 페드의 일부를 노출시키는 공정과, 상기 페드를 형성하는 공정과, 상기 제 1 절연막을 패턴식각하여 상기 페드의 일부를 노출시키는 공정과, 상기 도전층을 상에 소정의 형상을 가지는 감광막 페트를 형성하는 공정과, 상기 감광막 페트를 마스크로 상기 도전층을 식각하여 상기 오미콘택층을 가지는 감광막 페트를 형성하는 공정과, 상기 감광막 페트를 마스크로 상기 도전층을 식각하여 상기 오미콘택층에 연결되는 신호선 및 소오스전극, 상기 소오스전극에 분리되고, 상기 오미콘택층에 연결되는 드레이전극, 상기 페드를 갖는 보조 페드를 형성하는 공정과, 상기 감광막 페트를 마스크로 상기 오미콘택층의 노출된 부분을 식각하는 공정과, 상기 감광막 페트를 제거하는 공정과, 상기 감광막 페트가 제거되어 노출

된 기판의 전면을 덮는 제 2 절연막을 형성한 후, 상기 제 2 절연막을 패턴식각하여 상기 드레이전극의 일부를 노출시키는 공정과, 상기 드레이전극에 연결되는 화소전극과 상기 보조 페드를 덮는 연결배선을 형성하는 공정을 포함하는 액정표시장치의 제조방법을 제공한다.

발명의 구성 및 작용

도 3b부터 도 3e는 본 발명에 의한 액정표시장치의 제조공정 단면도로, 도 1에서의 I-I' 절단선과 II-II' 절단선을 따라 각각 나타낸 것이다. 소래기형 박막트랜지스터를 구비하고 있으므로, 저저항 배선과 힐팅방지를 위하여 주사선 및 게이트전극을 AlTaNi의 이중층으로 형성한 액정표시장치를 예를 들어 본 발명의 실시예를 설명한다.

도 3a를 참조하면, 절연기판(300)에 스파터링 등의 기술에 의하여 AlTaNi과 Si층을 연속적으로 증착한다. 이어서, 사전식각에 의하여 Al층과 AlTaNi층을 연속적으로 삭각하여 게이트전극(310)(320)과, 주사선(도시 하지 않음)과, 주사선 페드(31P)(32P)를 형성한다. 게이트전극과 주사선과 주사선 페드는 Al층\AlTaNi의 이중층의 구조를 가진다.

도 3b를 참조하면, 기판 전면에 PEVD등의 기술에 의하여 제 1 절연막(33), 비정질 실리콘 박막과 고농도 n형 불순물 비정질 실리콘 박막(고농도 n형 불순물로 도핑된 비정질 실리콘 박막)을 연속적으로 증착한다. 이 때, 제 1 절연막(33)은 산화실리콘 혹은, 질화실리콘과 같은 절연물질을 증착하여 형성할 수 있다. 이어서, 도핑된 n형 불순물을 비정질 실리콘 박막을 패턴식각하여 화소부의 오믹론택층(35)을 형성하고, 이 오믹론택층(35)을 마스크로 그 하단에 있는 비정질 실리콘 박막을 삭각하여 활성층(34)을 형성한다. 도 1에 보인 바와 같이, 게이트전극에 중첩되는 활성층/오믹론택층을 형성한다. 도핑된 n형 불순물을 비정질 실리콘 박막과 비정질 실리콘 박막의 삭각작업은 SF₆+O₂/He 혹은, CF₄+O₂ 등과 같은 삭각가스에 의하여 건식식각방법으로 진행된다.

도 3c를 참조하면, 주사선 페드(31P)(32P)를 덮고 있는 제 1 절연막(33)을 패턴식각하여 주사선 페드의 Si층(32P)의 일부를 노출시키는 콘택홀을 형성한다. 이 때, 제 1 절연막(33)의 삭각은 SF₆+O₂/He 혹은, CF₄+O₂ 등과 같은 삭각가스에 의하여 건식식각방법으로 진행한다.

도 3d를 참조하면, 기판의 노출된 전면에 스파터링에 의하여 Cr층 혹은, Mo층과 같은 도전층(36A)을 증착한 후, 도전층(36A)을 패턴식각하여 산호전(36), 소오스전극(36S), 드레이전극(36D)과 주사선 페드의 Si층(32P)을 덮는 보조 페드(36P)를 형성한다. 이 때, 소오스전극(36S), 도전층(36A)의 패턴식각은 도전층(36A) 상에 감광막을 도포하고, 감광막을 선택적으로 노출하고 현상하여 감광막페인(PR)을 형성한 후, 그 감광막페인(PR)을 마스크로 그 하단의 도전층(36A)을 삭각하는 통상의 사전식각공정으로 진행된다.

도 3e를 참조하면, 감광막페인(PR)을 제거하지 않은 상태에서 소오스전극(36S)과 드레이전극(36D)을 마스크로 그 하단에 있는 오믹론택층(35)의 노출된 부분을 제거하여 오믹론택층(35)을 노출된다. 이 때, 오믹론택층(35)의 분리는 건식식각방법에 의하여 진행된다. 오믹론택층(35)은 도핑된 n형 불순물 비정질 실리콘으로 형성된 것으로, 이 작업에는 SF₆+O₂/He 등과 같은 혼합가스 혹은, Ar, O₂, He, H₂ 등에서 그 일부를 혼합하여 마련된 혼합가스를 사용한다. 따라서 SF₆, O₂, H₂, Ar 혹은, He 등의 가스가 플라즈마 상태에서 오믹론택층의 노출된 부분과 반응하여 헤일링 물질로 변화됨으로써, 오믹론택층의 노출된 부분을 제거한다. 이 과정에서 기판의 다른 부분은 플라즈마 분위기에 접촉하게 된다. 그런데 노출된 면이 감광막페인(PR)과, 제 1 절연막(33)이므로, 이를테이 플라즈마를 불로킹하는 불로킹막으로 작용하게 되어 그 하부에 있는 기판의 소자들이 플라즈마에 노출되어 손상받는 것을 방지한다. 따라서, 본 발명에서는 오믹론택층의 분리하기 위한 신작공정시, 플라즈마에 의하여 주사선 페드가 손상하는 것을 방지할 수 있다.

도 3f를 참조하면, 기판의 노출된 전면에 제 2 절연막(37)을 증착하고, 제 2 절연막(37)을 패턴식각하여 드레이전극(36D)과 보조 페드(36P)의 일부를 노출시키는 분락홀을 각각 형성한다. 이어서, 기판의 노출된 전면에 투명도전층을 증착하고, 투명도전층을 패턴식각하여 드레이전극(36D)에 연결되는 화소전극(38)과 보조 페드(36P)에 연결되는 연결배선(39)을 형성한다.

상술된 본 발명에서는 거미트전극 혹은, 주사선 페드가 AlTaNi\Si의 이중층의 구조로 된 경우를 실시예로 하여 설명하였지만, 플라즈마 분위기에 페드가 노출될 것으로써 페드가 손상받는 환경에서는 페드의 구조에 크게 영향이 없어야 한다. 본 발명은 적용할 수 있다. 또한, 본 발명은 소정의 품질층이 소정의 공정분위기에 노출될 으로 인하여 아기되는 손상을 방지하기 위하여 상기 공정 분위기로부터 상기 품질층을 불로킹하는 조건을 요구하는 환경에 적용할 수 있다.

발명의 효과

본 발명은 틀라즈마에 노출됨으로써, 아기되는 III드의 손상을 방지할 수 있다. 특히, 저저항 배선을 형성하기 위하여 알미늄층을 사용하는 소래기형 박막트랜지스터를 구비하는 액정표시장치에 적용할 경우에는 알미늄층이 틀라즈마에 노출됨으로써 발생되는 페드에서의 힐팅발생을 방지할 수 있고, 이로 인한 페드의 단선을 방지할 수 있다.

(57) 결구의 쓰임

청구항 1

절연기판에 주사선, 게이트전극, 페드를 형성하는 공정과,

상기 주사선, 게이트전극과 페드를 덮는 제 1 절연막을 형성하는 공정과,

상기 제 1 절연막 상에 상기 게이트전극에 중첩되는 활성층/오믹론택층을 형성하는 공정과,

상기 제 1 절연막을 페인식각하여 상기 헤드의 일부를 노출시키는 공정과,
 상기 노출된 퍼드를 포함하는 기판의 전면을 덮는 도전층을 형성하는 공정과,
 상기 도전층 상에 소정의 형상을 가지는 감광막패턴을 형성하는 공정과,
 상기 감광막패턴을 마스크로 상기 도전층을 식각하여 상기 오믹콘택팅에 연결되는 신호선 및 소오스전극,
 상기 소오스전극에 분리되어, 상기 오믹콘택팅에 연결되는 드레인전극, 상기 퍼드를 덮는 보조 퍼드를 형
 성하는 공정과,

상기 감광막패턴을 마스크로 상기 오믹콘택팅의 노출된 부분을 식각하는 공정과;
 상기 감광막패턴을 제거하는 공정과,
 상기 감광막패턴이 제거되어 노출된 기판의 전면을 덮는 제 2 절연막을 형성한 후, 상기 제 2 절연막을
 페인식각하여 상기 드레인전극의 일부를 노출시키는 공정과,
 상기 드레인전극에 연결되는 화소전극과 상기 보조 퍼드를 덮는 연결배선을 형성하는 공정을 포함하는 액
 정표시장치의 제조방법.

청구항 2

청구항 1에 있어서,

상기 주사선, 게이트전극, 퍼드는 $\text{SiTe}_x\text{As}_{1-x}$ 의 이중층의 구조인 것을 특징으로 하는 액정표시장치의 제조방
 법.


청구항 3

청구항 1에 있어서,

상기 오믹콘택팅의 노출된 부분을 식각하는 공정은 SF_6 및 바이오등의 혼합가스 혹은, CF_4 , O_2 , He , HCl 등에
 서 그 일부를 혼합하여 마련된 혼합가스에 의하여 건식식각으로 진행하는 것을 특징으로 하는 액정표시장
 치의 제조방법.

도면

도면 1



도면 2














FIG2bFIG2cFIG2dFIG2e

~~EB121~~~~EB122a~~~~EB123~~~~EB124~~

5B93d



5B93e



5B93f

